站長之家(ChinaZ.com) 7月13日消息:三星電子和 SK 海力士等內(nèi)存制造商正在研究降低內(nèi)存功耗的技術(shù)，隨著 HBM 和 DDR5 等內(nèi)存在高性能計(jì)算中的重要性日益增加，內(nèi)存的功耗問題變得越來越突出。

據(jù) Chosun Biz 報(bào)道，構(gòu)建人工智能模型時(shí)，數(shù)據(jù)中心中的內(nèi)存功耗問題變得越來越明顯。例如，DRAM 占據(jù)基于英偉達(dá) A100 的數(shù)據(jù)中心平臺(tái)總功耗的 40%。因此，內(nèi)存供應(yīng)商與學(xué)術(shù)界展開合作，投資于下一代技術(shù)以降低功耗。值得注意的是，隨著層數(shù)的增加，HBM 的功耗也會(huì)增加。

基于 Compute Express Link 技術(shù)，三星開發(fā)了采用 12 納米工藝的 16GB DDR5 DRAM，與上一代產(chǎn)品相比，功耗降低了 23%。三星正在與首爾國立大學(xué)合作進(jìn)一步降低內(nèi)存功耗。

SK 海力士推出了 LPDDR5X，將 High-K 金屬柵（HKMG）工藝應(yīng)用于移動(dòng) DRAM。高 k 材料的介電常數(shù)比傳統(tǒng) SiON 絕緣膜高約五倍，可以在相同面積和厚度下存儲(chǔ)五倍的電荷，并幫助減少電流泄漏。通過控制泄漏電流，SK 海力士的 LPDDR5X 速度提高了 33%，功耗比上一代產(chǎn)品降低了 20% 以上。

此外，韓國的研究機(jī)構(gòu)正在積極研究相較于性能改善功耗密度的新技術(shù)。首爾國立大學(xué)推出了 DRAM Translation Layer 技術(shù)，預(yù)計(jì)可以將 DRAM 的功耗降低 31.6%。